如何完成一个FPGA工程？

如何完成一个FPGA工程？  

1.在你需要的路径下，新建一个文件夹。要求，路径中没有中文，否则，会造成错误。如图：

我是在桌面上新建了一个名为“led”的文件夹。

2.在这个led文件夹下，有这么一些子文件夹,如图：

上图中，prj为工程文件存放目录；rtl为verilog可综合代码存放目录；tb为测试文件存放目录；image为设计相关图片存放目录；doc为设计相关文档存放目录；prj文件夹下还建立了子文件夹ip，用于存放quartus中生成的IP核文件。

3.打开quartus软件，如图：

我电脑上装的是13.1版本，13.0版本略有不同，但外观并不影响使用。

4.单击New Project Wizard来启动一个工程向导，或者在左上角File菜单栏下选择New Project Wizard亦可。弹出新窗口，如图：

点击Next，来到新界面：

在第一栏中选择工程要存放的位置，注意，此路径中不可以有中文。在第二栏中填写此工程的名称，注意，此名称要和整个工程顶层模块的模块名一致。当填好第二栏，第三栏自动填好。我的测试工程如图：

5.点击Next，进入新界面，如图：

这个界面是可以添加一些已经设计好的文件，这次测试工程先跳过，直接点Next，进入FPGA芯片选择界面，如图：

6.在图中，先选择左上角的器件型号，然后在右边那一栏填入你所要使用到的FPGA芯片的型号。在下方选中你所需要的FPGA芯片，然后点击Next，进入新界面：

在这个界面中，一个是simulation，即仿真这一栏，对应图中标红的1处，要选择Modesim-Altera，同时在标红的2处要选择Verilog HDL，接着点击Next。如图：

7.这个界面是对工程设置的各个参数信息进行汇总，直接点解Finish，完成工程的创建。然后界面变成这样：

8.在工程新建完成后，选择左上角File---New---Verilog HDL File，如下图所示：

点击OK之后，来到新界面：

9.在新界面输入图中的代码：

语法下期会讲解，这一次，只需要知道在干嘛即可。这段代码的意思就是，外部来一个信号key_in，如果是高电平1，则FPGA管脚输出led_out信号为一个高电平1；如果是底电平0，则FPGA管脚输出led_out信号为一个底电平0。

如图为硬木的开发板LED模块的电路，易得，只要来一个高电平1，LED就会亮；反之，来一个低电平0，LED就位暗。故，将led_out信号通过FPGA的管脚接到LED灯上，即可验证程序的正确性。

10.在代码编写完成，或者一开始新建了.v文件时，就应将文件保存至rtl文件夹之下。文件的名称为led。如图：

11.保存完了之后，点击如图的按钮，进行分析和综合。

如果程序没有问题，则会出现如图界面，给出分析报告。

12.接着，可以在如图位置打开RTL图，对综合处理的电路进行查看。

此电路较为简单，没有太多的可看性，待后期遇到较为复杂的电路时，RTL图可以较为直观地展示电路各个模块之间及自身内部的结构。

致此，可综合电路的.v文件已经完成。

编辑：黄飞