一个二进制函数的输出，可以用其输人函数的最小项之和来实现。任一函数的输出就可以用图1所 示的积或两级逻辑电路来实现。这种方法同样适用于多输出的情况，而每个输出是由其自己的积项和来形 成，如图2所示为多输出积或两级逻辑电路。
图1 积或两级逻辑电路
图2 多输出积或两级逻辑电路
在图2中，每个积项分别由一个与门来实现，但同一个积项又可为多个输出项共享。囚此，对一个具有 多输人和多输出的逻辑电路，可用一个与阵列和一个或阵列来实现，如图3所示。输人变量I1，…，In作 为与阵列的输人，而与阵列的输出则为掘个积项F1,……，Fm。每一条输出线代表一个积项，故将这些输 出线称为积项线。积项线又作为或阵列的输人，或阵列的输出即为各输出函数P1,…，Pi。
图4（a）给出了图2所示的具有3输人和3输出的组合逻辑电路应用正逻辑规则时，用NM0S电路实现的具 体电路结构。
当采用正逻辑规则时，由图4（a）看出，与阵列和或阵列都是用“或非门”来实现的，即
图3 多输人z多输出逻辑电路
图4 用NM0S电路实现逻辑电路
应当指出的是，当采用正逻辑规则时，若积项为F1＝I1I2I3时，则在阵列中并不是将输入变量I1和I3的 原变量，I2的反变量在积线交叉点处用NM0S晶体管连接起来，而是各取其输人变量的反变量，即I1，I2和 I3的输入与积项线交叉点由NM0S晶体管连通。
当采用负逻辑规则时，因上述的阵列结构变为“与非”逻辑关系，则与阵列应为
即各积项和与阵列中的输入变量完全对应，而不必取其反变量，此时的阵列结构如图4（b）所示。
可以看出，一个两级与－或电路，可采用一个等效的两级与非逻辑电路实现。由于MOS技术中采用或非门 具有设计容易和性能好的优点，故上述的与阵列和或阵列都是用或非门实现的。上例中的与阵列为6×4阵 列结构，而或阵列为4×3结构，但由于采用正、负逻辑规则的不同，内部结构也不相同。
图5 输出与输入交集之间的关系
要使阵列中的输出与输入变量发生联系，只要在相关的输出和输人相交处接一个MOS场效应管，该管的栅 极接到输人线上，雨漏极接到输出线，源极接地，如图5（ a）所示；若采用双极型晶体管时，则晶体管 的基极接到输入线上，发射极通过熔丝接到输出线上，集电极接电源Vcc如图5（b）所示。
