比如我要对一个1bit位宽的控制信号做延时后送给3个模块，第一个模块要延时100个时钟，第二个模块延时150个时钟，第三个模块延时200个时钟，这时我要怎么做。我们可以定义一个200bit位宽的信号reg [199:0] start_valid， start_valid[199:1]<=start_valid[198:0]，然后将start_valid[99]送给第一个模块，start_valid[149]送给第二个模块，start_valid[199]送给第三个模块，是不是很方便。
比如一个信号扇出很大，可以将这个新号复制成多个信号，然后分别使用这个信号。时钟使能信号的利用。比如我本来在10MHz的时钟频率下产生了一个基带信号，然后对信号上采样4倍变成40MHz。但现在我想直接在40MHz的时钟频率下产生信号，我要怎么做呢。我们可以在40MHz的时钟频率下产生一个占空比为1:3的10MHz的时钟使能信号，在40MHz的时钟频率，10MHz的时钟使能信号作用下，可以直接产生4倍内插后40MHz速率的基带信号。
40MHz时钟频率下的一个使能信号需要转换到10MHz的时钟频率下去怎么办。这个时候我们要利用一个异步FIFO来做跨时钟域转换。写时钟为40MHz，写为1bit，读时钟为10MHz，每次读4bit，然后对这4bit做或运算，得到在10MHz下的一个使能信号。顶层控制一定要用状态机，状态机逻辑清楚，非常有效。
