前言
图像的采集和显示系统有很多种，本文介绍的基于CMOS图像传感器芯片OV5017和CPLD的图像采集显示系统具有系统简洁、控制方便的特点。
1 CMOS图像传感器的一般特征
目前，CCD（电荷耦合器件）是主要的实用化固态图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点。但CCD技术难以与CMOS技术集成于同一芯片之中。这样，诸如定时产生、驱动放大、自动曝光控制、模数转换及信号处理等支持电路就不能与像素阵列做同一芯片上，以CCD为基础的图像传感器难以实现单片一体化，因而具有体积大、功耗高等缺点。 CMOS图像传感器是近向年发展较快的新型图像传感器，由于采用了相同的CMOS技术，因此可以将像素阵列与外围支持电路集成在同一块芯片上。实际上，CMOS图像传感器是一个较完整的图像系统（Camera on Chip），通常包括：一个图像传感器核心、单一时钟、所有的时序逻辑、可编程功能和模数转换器。其基本结构见图1。与CCD相比，CMOS图像传感器将整个图像系统集成在一块芯片上，具有以下优点：
（1）体积小、重量轻、功耗低；
（2）编程方便、易于控制；
（3）平均成本低。
2.OV5017的基本性能
OV5017是美国OmniVision公司开发的CMOS黑白图像传感器芯片，该芯片将CMOS光感应核与外围支持电路集成在一起，具有可编程控制与视频模/数混合输出等功能，其输出的模拟视频为黑白图像，与CCIR标准兼容。
OV5017芯片的基本参数为：
（1）图像尺寸4.2mm×3.2mm，像素尺寸11μm×11μm;
（2）信噪比SNR》42dB;
（3）帧频50时，最小照度为0.5lux@f1.4MHz；
（4）帧频50时，峰值功耗小于100mW。
OV5017输出模拟视频信号，格式为逐行扫描。OV5017内部嵌入了一个8bit的A/D，因而可以同步输出8位的数字视频流D［7…0］。在输出数字视频流的还提供像素时钟PCLK、水平参考信号HREF、垂直同步信号VSYNC，便于外部电路读取图像。
OV5017的像素阵列为384×288，分为16×16的子块，每个子块大小为24×18，可以在整个图像的局部开窗，输出窗口中的图像。
3 CPLD简介
CPLD是Complex Programmable LogIC DevICe的简称。是从PAL、GAL基础上发展起来的高密度PLD器件，大多采用CMOS、EPROM、EEPROM和快闪存储器（Flash Memory）等编程技术，因而具有高密度、高速度和低功耗等特点。与FPGA（Field Programmable Gate Array）的区别从电路形式来讲最大的区别是CPLD不需要配置器件。因此电路上比FPGA简单。而且在调试上面也很容易。本系统就采用CPLD，型号为Altera公司的EPM9320RC208-15。
5. 基于OV5017和CPLD的图像采集显示系统框图
工作流程：CPLD控制OV5017的功能并且接受数据信号与行场同步和时钟。由CPLD产生行场缓冲器和LCD的控制信号。
5.1关键信号分析。
Ov5017的像素时钟为fp=7.19MHz。输出为384x288。CPLD的时钟是f=27 MHz，场缓冲的写时钟是fvw=7.19MHz， 读时钟是fvr=6.75MHz，行缓冲的写时钟是flw=6.75MHz， 读时钟是flr=13.5MHz ，LCD的显示时钟是flcd=27MHz。在这种时钟的设计下实现了视频数据信号的采样和一点变两点，一行变两行的功能。最后的显示是640x480。fp信号由ov5017产生，fvw=fp。fvr=1/4f flw=fvr flr=2flw flcd=f。
5.2设计行场扫描时序
一般有两种方式：查找表方式和编程逻辑方式。查找表方式主要由存储芯片构成，如SRAM、EPROM、PORM等。使用时，先根据所要产生的时序在存储单元写入相应的数值，查表时再从表内读出时应存储单元的数值，以形成扫描时序。扫描时序查找表分为行扫描时序查找表和场扫描时序查找表。场扫描时序查找表的输入时钟由行同步脉冲提供。用查找表形成时序的方法存在体积大、计算烦琐的缺点。随着大规模逻辑芯片的出现，利用编程逻辑方法产生行场扫描时序是一个发展方向。这种方法具有电路简单、功能强、修改方便、可靠性高等优点。
VHDL语言程序（略）。
本系统部分信号的仿真波形如下：
信号说明：
vsyncout:LCD的场同步 hreflcd：LCD的行同步
tdmg：LCD的数据显示允许使能 wev：场缓冲的写允许
rev：场缓冲的读允许 wrstv：场缓冲的写复位
rrstv：场缓冲的读复位 wrsth ：行缓冲的写复位
rrsth ：行缓冲的读复位
在这些信号的控制之下，OV5017输出的384x288的视频数据最后以640x480的格式在LCD上面显示出来。
这种用VHDL产生扫场描时序的方法简单、易读，并且易于修改。在代码中只须修改一些时序参数就能产生任意时序的波形，具有很好的可重用性。
6.
该系统由于省略了A/D等器件，因而具有结构简单、体积小、功耗低等优点。由于OV5017内部嵌入曝光、增益、开窗等控制电路，并且编程方便，这就提高了采集系统在功能上的灵活性。采用CPLD技术设计的LCD控制器，大大减少了电路板的尺寸，同时增加了系统可靠性和设计灵活性。这种用VHDL语言实现LCD驱动时序生成器的方法，具有简便易读和可重用性强的特点。本系统适合于监控、多媒体等应用范围。
