引 言
在1992年5月美国电信系统会议上，JeoMitola首次提出了软件无线电概念，之后迅速引起了人们的关注，并开始对进行而深入的研究。具体地说，软件无线电是以可编程的DSP或CPU为中心，将模块化、标准化的硬件单元以总线方式连接起来，构成通用的基本硬件平台，并通过软件加载来实现各种无线通信功能的开放式的体系结构。本文以现场可编程逻辑门阵列（FPGA）和高性能直接数字合成（DDS）芯片AD9858构成一个通用的硬件平台，通过更新不同的数据及软件产生复杂调制信号、线性调频信号、背景多路信号、跳频信号、扩频信号等，这些信号用普通信号源难以产生。
1 关键器件
1.1 AD9858简介
AD9858内含10位数摸转换器可工作到1 GSPS，32位可编程频率字寄存器，100 MHz输出频率相噪小于-145 dBc／［email protected］ kHz，具有自动频率扫描能力。
AD9858有3种工作模式：单音频、频率扫描和全睡眠模式。单音频模式下，AD9858产生由内部频率字寄存器（FTW）控制的单频输出信号。AD9858内含4个频率字寄存器（FTW）和4个相位字寄存器（POW），外部的寄存器选择脚PSI和PS0决定选择哪一个频率字寄存器和相位字寄存器，通过选择频率字寄存器改变输出频率，频率跳变的速度与AD9858的参考时钟相关，最快为8 ns。频率扫描模式可以自动完成频率扫描工作，产生线性调频或实现其频率扫描应用，而且不受I／O口对多寄存器操作时的速度限制。无论AD9858工作于哪种工作模式，分别设定AD9858的FTW寄存器和POW寄存器，通过改变PS1和PS0的值，就可以同时改变信号的频率和相位，而且相位的改变可以是绝对调相或相对调相，这正是AD9858实现混合调制的关键。
1.2 XC2V500-6FG256C简介
FPGA使用XILINX公司的VirtexII系列。本文选用两块门数不同的FPGA，一块为XC2V500-6FG256C，其具有50万门，420 MHz内部时钟速率，172个输入输出脚，96 Kb分布RAM，最大576 Kb块RAM。另一块为XC2V1000-5FG256C，其具有100万门，420 MHz内部时钟速率，172个输入输出脚，160 Kb分布RAM，最大720 Kb块RAM。该系列FPGA含有嵌入式乘法器和分布式存储器，具有DSP设计所需的平台特性，这些特性使得能够以较高的面积利用率实现信号处理功能，为复杂模拟过程的数据实时处理以及DDS的实时控制提供保障。
2 硬件设计
2.1 整体结构
普通调制信号的时域表达式为：
式中：Ω0称为角载频，Ω0=2πf0；α（t）和θ（￡）分别是幅度调制函数和相位调制函数，一般情况下，都是相对于cos（Ω0t）的时间慢变函数。
对于一个复杂信号，式中cos（Ω0t）作为高频载波信号，以正弦波为主，其频率相位和幅度应该可以快速跳变。α（t）和θ（t）作为调制函数，其波形、频率、相位和幅度都应该可变，甚至是一个低频的任意波。
如果通过数字直接合成的方式直接生成如S（t）的复杂信号，以1 GHz的采样率、16位的数据宽度为例，如使用实时数据处理，传输带宽需16×1 000 M=16 000 MB-PS，数据存储深度为16×1 000 M=16 GB／S，所以使用直接生成S（t）复杂信号方案，硬件复杂，且成本高。如图1所示，本文对高频的载波信号和低频的调制信号分别模拟后进行叠加，高频的载波信号cos（Ω0t）使用高性能的DDS芯片AD9858和FPGA控制来模拟，α（t）和θ（t）双路低频的调制信号全部在FPGA中实现。模拟出的调制信号相位频率调制函数直接输出数字信号至AD9858的控制FPGA，通过控制AD9858的频率相位字实现调制，幅度脉冲调制函数信号通过数字模拟转换器（ADC）后加至自动增益控制（AGC）电路实现调制，这样大大降低了对硬件的要求，同时也减少了软件的计算量。
2.2 高频载波发生
本设计AD9858参考时钟使用1 GHz，使用并口方式读写数据，即设置AD9858外部串并选择信号（SPSE-LECT）=1。最高输出频率达到350 MHz，对于350 MHz以上可以通过混频方式上变频。
频率控制通过FPGA及中央处理单元实现。连续波可以直接对AD9858的频率字寄存器写入32位FTW，该频率控制字可以通过式（2）得到：
式中：SYSCLK为参考时钟。
高频载波不只是单纯连续波输出，还要利用AD9858实现频率捷变、频率相位调制和频率扫描功能，才能实现复杂信号的模拟。
