为现场可编程门阵列 （FPGA） 设计电源系统并非易事。FPGA 是高度可配置的半导体器件，用于一系列应用和终端市场。常见的例子包括通信、汽车、工业、医疗、视频和国防。由于是高度可配置的，因此可以在周围放置各种组件以形成最终的系统设计。尽管潜在应用和系统的列表可能无穷无尽，但所有设计的一个共同点是都需要电源。
为 FPGA 上电通常需要多个电压轨。根据您的应用，您的主要输入电源可能来自背板、隔离电源、非隔离电源，甚至是电池。从这些主要输入中，通常会生成一个中间直流电压来为 FPGA 的主电源轨供电。这些中间电压通常为 5 V 或 12 V DC。表 1 和表 2 列出了 FPGA 的一些典型电压轨、电压和容差。
表 1： Virtex 7 FPGA 的电源要求。
表 2： Zynq 7000 系列 SoC 的电源要求。
确定每个轨的适当电流水平可能是一项棘手的任务，因为电流的范围可以从几百毫安到 60 A 及以上。提前计划可以避免过度设计（支付太多）或设计不足（必须重新设计）电源轨的错误。FPGA 供应商提供了准确的工具，可根据您使用 FPGA 的方式估算最坏情况下的功耗。
赛灵思功耗估算器（ XPE），如图 1 所示，涵盖了赛灵思 FPGA 的多个系列。在该工具中，您可以选择您正在使用的确切部件并输入您的时钟和配置信息，以确定您的电源需求，并根据估计做出适当的设备选择。
图 1：功耗估算器工具。
设计注意事项
在选择适合 FPGA 应用的合适电源时，必须考虑许多因素。在设计任何电源时，成本、尺寸和效率始终是一个考虑因素，但在 FPGA 应用中，某些电源轨的要求与其电源轨不同。核心导轨通常需要在线路、负载和温度范围内保持更严格的精度。某些电源轨（例如收发器）对噪声更敏感，需要将其输出保持在某个噪声阈值以下。其需要考虑的事情是，一些具有公共电压的电源轨可以组合起来，并且可以使用铁氧体磁珠进行滤波或负载开关进行隔离。
在设计以满足公差要求时，请考虑所有固定和动态操作条件。选择参考精度低于 1% 的稳压器，这样您就有最大的设计余量来处理负载瞬态等动态工作条件。
高速收发器轨道的设计也必须谨慎，因为这些敏感轨道上的噪声会降低性能并增加抖动。低压差稳压器 （LDO） 是这些电源轨的理想选择。但当需要更高电流时，只要在 10 kHz 至 80 MHz 频率范围内输出纹波通常保持在 10 mVpk-pk 以下，就可以使用开关电源。您的特定 FPGA 数据表将包含有关收发器要求的详细规格。
电源排序是设计 FPGA 电源设计时要考虑的另一个重要方面。由于多个电源轨为 FPGA 供电，因此遵循推荐的电源顺序可实现启动时消耗的最小电流，从而防止损坏您的设备。图 2 显示了 Virtex 7 系列 FPGA 上逻辑和收发器供电轨的推荐上电供电顺序。Zynq 7000 系列 SoC 的处理器顺序如图 3 所示。
图 2：推荐的 Virtex 7 FPGA 上电顺序。*VCCINT和VMGTAVCC可以同时上电，顺序可以互换，只要都在VMGTAVTT之前启动即可。
（点击图片放大）
图 3： Zynq 7000 系列 SoC 的推荐上电顺序。
对于 Xilinx 7/Zynq 7000 系列，这些电源轨必须具有单调上升并且必须在 0.2 ms 到 50 ms 的时间范围内以及 Xilinx Ultrascale FPGA 系列的 0.2 到 40 ms 的时间内全部通电。推荐的掉电顺序与上电顺序相反。
电源解决方案
一旦估算出适当的电流水平并了解所有设计考虑因素，电源设计人员就可以开始选择器件。有几个选项可用，例如 LDO、SMPS 和集成模块，每个选项都提供了一些权衡。例如，LDO 是为一些电流较低的 FPGA 供电轨供电的不错选择，因为简单且输出噪声低。LDO 的缺点是效率低下，并且在较高电流下通过传输晶体管散发大量热量。通常适用于低功耗应用和需要低噪声的应用。
当需要超过几安培且效率更为关键时，设计人员可以转向开关模式电源 （SMPS）。这些器件的效率可以达到 90% 以上，并在单相配置中提供高达 30 A 的电流。与 LDO 相比，需要更多的设计工作，并且在较轻的负载下可能效率不高，但提供的好处包括在更高电流水平下的灵活性和效率。
LMZ31506 简单开关器等电源模块可以将 DC/DC 转换器、功率 MOSFET、屏蔽电感器和无源器件集成到薄型 QFN 封装中。这可以减少设计时间，因为所有东西都已经集成到一个封装中，并且只需要最少的外部组件。
Webench FPGA架构师
Webench FPGA Architec t（图 4）是一个有用的工具，可帮助电源设计人员在几分钟内构建多个 FPGA 电源轨。该工具包含最新可用 FPGA 的一些详细供应要求。进入该工具后，您只需选择您正在使用的确切 FPGA 并根据需要调整您的当前级别，该工具将汇编一份全面的设计报告。
图 4： Webench FPGA 架构师。
作者：Sami Sirhan，Tamara Schmitz
审核编辑：郭婷
