随着HDL （Hardware Description Language，硬件描述语言）语言、综合工具及其相关工具的推广，使广大设计工程师从以往烦琐的画原理图、连线等工作解脱开来，能够将工作重心转移到功能实现上，极大地提高了工作效率。
任何事务都是一分为二的，有利就有弊。我们发现，现在越来越多的工程师不关心自己的电路实现形式，以为“我只要将功能描述正确，其事情交给工具就行了”。在这种思想影响下，工程师在用HDL语言描述电路时，脑袋里没有任何电路概念，或者非常模糊;也不清楚自己写的代码综合出来之后是什么样子，映射到芯片中又会是什么样子，有没有充分利用到FPGA的一些特殊资源。
遇到问题，立刻想到的是换速度更快、容量更大的FPGA器件，导致物料成本上升：更为要命的是，由于不了解器件结构，更不了解与器件结构紧密相关的设计技巧，过分依赖综合等工具，工具不行，自己也就東手无策，导致问题迟迟不能解决，从而严重影响开发周期，导致开发成本急剧上升。
编辑：黄飞
