FPGA设计拦路虎之亚稳态度决定一切

时间:2025-11-01  作者:Diven  阅读:0

面试必问题目,先记几个:

FPGA设计拦路虎之亚稳态度决定一切

1.亚稳态会导致数字系统出现莫名其妙的故障

2.亚稳态这种现象不能绝对避免

3.满足寄存器Tsu和Th的采样,通常不会出现亚稳态现象

4.违反寄存器tsu或tH的采样不一定会导致亚稳态输出

5.亚稳态现象发生的概率不能消除,只能降低。

        亚稳态这种现象是不可避免的,哪怕是在同步电路中也有概率出现,所以作为设计人员,我们能做的是减少亚稳态发生的概率。由于亚稳态而计算出的平均无故障工作时间 (MTBF)。设计人员是否应采取措施减少此类故障发生的机会。

        以下拿爬山的小球作为例子解释。

        左上的图,表示信号跳变时,已经超过了时钟沿后的保持时间了。这时触发器的输出还是旧值,可参考左下的时序图。

        中上的图,表示信号跳变时,正好满足时钟沿的建立和保持时间。这时触发器的输出为新值,可参考中下的时序图。

        右上的图,表示信号跳变时,不满足时钟沿的建立和保持时间。这时触发器的输出是亚稳态,可参考右下的时序图。

Figure 1. Metastability Illustrated as a Ball Dropped on a Hill

        下图表示,亚稳态经过一段时间会稳定到新值或者旧值。也就是小球在山顶或者山腰会回落到山脚,要么是左边,要么是右边。

Figure 2. Examples of Metastable Output Signals

        跨时钟域的经典处理方法就是多打两拍,也可以使用三拍或者更多拍的同步寄存器同步。

Figure 3. Sample Synchronization Register Chain

        如上都是阐述的单bit跨时钟域的处理,而对于总线跨时钟的如何处理呢?我们下期再讲。


审核编辑:刘清

猜您喜欢

电解电容是电子电路中常见的元件。很多人对电解电容的构造不太了解。特别是阴影部分,有人问这是正极还是负极。本文将对此进行深入探讨。电解电容的基本构造电解电容由正极...
2025-03-28 11:00:02

刚买了个板子,先来个led程序熟悉一下操作,同时新学了一个程序固化的操作,很简单的,在此记录一下以防自己过几天忘了。FPGA程序的固化,即掉电后再上电,程序仍能...
2023-07-19 16:41:00

贴片电阻计算软件安卓版是一款专为工程师、电子爱好者和学生设计的实用工具,能够帮助用户快速、准确地计算贴片电阻的阻值。简洁直观的界面即使是初学者也能轻松上手。本软...
2025-04-14 15:03:38

碳化硅(SiC)二极管作为新型半导体器件,因其优越的电气性能和热稳定性,近年来在电力电子、汽车、可再生能源等领域得到了应用。随着全球对节能减排和提高能效的重视,...
2025-04-09 23:01:08




在现代仓储管理中,标识的规格和尺寸非常重要。合理的仓储标识不仅能提高工作效率,还能确保物品的准确存放与快速查找。仓储标识的尺寸应根据实际需要和存储环境进行选择。...
2011-09-27 00:00:00


贴片电阻0201,以其极小的尺寸在电子世界中是举足轻重的配件。这种表面贴装电阻器(SMD)仅有0.25mm x 0.125mm的大小,比一粒芝麻还小,却能有效控...
2024-11-29 10:26:32