FPGA原型验证系统要尽可能多的复用SoC相关的模块，这样才是复刻SoC原型的意义所在。通常，许多SoC中设计的方式在FPGA中其实是不能通用的，在SoC设计的...

2023-05-23 16:50:00

如果SoC设计规模小，在单个FPGA内可以容纳，那么只要系统中的FPGA具有所SoC所设计需要时钟的数量，SoC时钟网络将由FPGA中的复杂时钟网络来解决，包括...

2023-05-23 15:46:00

设计中两片FPGA分割边界的数据Sig1、Sig2、Sig3、Sig4……等一大波的信号被并行地加载到传输时钟的上升沿上的移位寄存器中，并用相同的时钟移出。在接...

2023-05-23 15:42:00

当SoC的规模在一片FPGA中装不下的时候，我们通常选择多片FPGA原型验证的平台来承载整个SoC系统。而多片FPGA系统的一个最重要的痛点就是如何将这些SoC...

2023-05-23 15:31:00

FPGA设计的五个主要任务：逻辑综合、门级映射、整体功能逻辑布局、逻辑资源互连布线，最后生成FPGA的bit流，根据常用的FPGA工具流程，这些任务将可以由不同...

2023-05-23 15:25:00

Corundum是一个基于FPGA的开源NIC原型平台，用于高达100Gbps及更高的网络接口开发。Corundum平台包括一些用于实现实时，高线速操作的核心功...

2023-05-23 14:57:00

接近开关可以在不与运动部件机械直接接触的情况下产生动作；当物体接近开关的感应面至操作距离时，开关可以在没有机械接触和任何压力的情况下操作，从而驱动交流电器或向逻...

2023-05-23 10:27:00

分流器作为关键的流体控制元件，应用于各类机械设备和系统中。作为新加坡知名的分流器制造商，ASJ凭借其高品质的产品性能和多样的规格选择，赢得了市场的认可。本文将详...

2023-05-22 22:28:19

保险丝作为重要的保护元件，其性能参数直接影响设备的安全性和稳定性。Littelfuse（力特）作为全球知名的保险丝品牌，很好的品质和丰富的产品线赢得了市场的高度...

2023-05-22 21:18:30

在以偏振编码为基础的量子保密通信中，由于外界温度、应力以及光纤制造缺陷等因素，使得偏振态无法保持长期稳定，增加了系统误码率，因此需要进行偏振控制以维持通信系统正...

2023-05-22 15:43:00

设计流程:设计规划--波形绘制--编写代码--代码编译--编写testbench--对比波形--绑定管脚--全编译--上板验证设计规划使用用户手册，了解硬件资源...

2023-05-22 15:07:00

FPGA需要良好的数电模电基础，verilog需要良好C语言基础。FPGA的准备工作：下载Quartus II，Modelsim和notepad++（notep...

2023-05-22 15:04:00

现今的FPGA设计规模越来越庞大，功能越来越复杂，因此FPGA设计的每个部分都从头开始着手是不切实际的。为了解决这一问题，可以采用复用现有通用模块的方法，将主要...

2023-05-22 14:35:00

FPGA是一种可编程逻辑器件，与传统的硬连线电路不同，它具有高度的可编程性和灵活性。FPGA的设计方法包括硬件设计和软件设计两部分，硬件设计包括FPGA芯片电路...

2023-05-22 14:32:00

FPGA分频器是一种常用于数字信号处理、通信系统、雷达系统等领域的电路，其作用是将信号分成多个频段。在FPGA设计中，分频器是不可或缺的组成部分之一，通过对信号...

2023-05-22 14:29:00

在数字电路中，数据的正确性非常重要。为了保证数据的正确性，在传输数据时需要添加一些冗余信息，以便在接收端进行校验。其中一种常用的校验方式是奇偶校验（Parity...

2023-05-22 14:27:00

FPGA的特点是并行执行，但如果需要处理一些具有前后顺序的事件，就需要使用状态机。状态机是一种用于处理具有前后顺序的事件的计算机模型，包含现态、条件、动作和次态...

2023-05-22 14:24:00

在FPGA设计中，复位电路是非常重要的一部分，它能够确保系统从初始状态开始启动并保证正确运行。本文将分别介绍FPGA中三种常用复位电路：同步复位、异步复位和异步...

2023-05-22 14:21:00

一、以太网基本原理一般所说的以太网协议是指根据 IEEE 802.3 规范制定的局域网协议（LAN，Local AreaNetwork）中的 CSMA/CD ...

2023-05-22 10:48:00

假如给定FPGA内的时钟没有正确运行，那么我们多片FPGA系统的整体将不能同时启动，这将有可能是致命的。我们还必须确保所有FPGA主时钟在释放复位之前都在运行...

2023-05-22 09:21:00