据麦姆斯咨询报道，法国研究机构CEA-Leti开发出了结合混合键合和高密度硅通孔（TSV）的新工艺，可用于在CMOS图像传感器（CIS）中嵌入人工智能（AI）。
将人工智能整合到新一代CMOS图像传感器中，可以利用所有成像数据感知场景、了解环境状况并进行干预。
CEA-Leti开发了三层测试版芯片，具有两个嵌入式铜-铜混合键合界面（F2F和F2B），其中一片晶圆包含高密度TSV。
CEA-Leti在美国丹佛举行的ECTC 2024会议上展示了该技术的一些细节，该成果基于之前三片300毫米硅晶圆堆叠的研究基础。
由于智能手机、数码相机、汽车和医疗器械等具有高性能成像能力，因此对智能CMOS图像传感器的需求正在迅速成长。这种通过嵌入式人工智能提高成像质量和功能的需求，为终端设备制造商在不增加器件尺寸的情况下提高图像传感器性能提出了挑战。
CEA-Leti研究员Renan Bouis说：“通过堆叠多个芯片来构建三维架构（如三层堆叠式图像传感器），引领了图像传感器设计范式的转变。”
说：“不同层级之间的电气连通需要先进的互连技术，而混合键合技术凭借其微米甚至亚微米级非常精细的间距，可以满足这一要求。”
高密度硅通孔具有相近的密度，能够通过中间层进行信号传输。这两种技术都有助于减少布线长度，而这正是提高三维堆叠架构性能的关键。
CEA-Leti项目经理兼IRT Nanoelec智能图像传感器项目主任ErIC Ollier说：“该研究成果介绍了制造三维多层智能图像传感器所必须的关键技术，进而满足需要嵌入式人工智能的新应用。”CEA-Leti研究所是IRT Nanoelec的主要合作伙伴。
研究员Stéphane NIColas说：“在CMOS图像传感器中结合混合键合和高密度硅通孔，有利于图像传感器阵列、信号处理电路和存储元件等各种元件的集成，实现无与伦比的精度和紧凑性。”
CEA-Leti制造的测试版芯片代表了一项重要里程碑，因为既证明了每个技术模块的可行性，也证明了集成工艺流程的可行性。说：“该成果为展示功能齐全的三层堆叠式智能CMOS图像传感器奠定了基础，其边缘人工智能技术能够解决高性能语义分割和物体检测应用。”
去年，CEA-Leti的科学家们报道了一款双层堆叠式测试版芯片，结合了高10微米、直径1微米的高密度硅通孔和高度可控的混合接合技术，两者均以F2B配置组装。最近的这项研究成果又将高密度硅通孔缩短到6微米高，进而开发出不仅具有低分散电气性能，还能简化制造过程的双层堆叠式测试版芯片。
研究员Stéphan Borel说：“与1微米 x 10微米高密度硅通孔相比，我们的1微米 x 6微米高密度硅通孔具有更好的电阻和隔离性能，这要归功于优化的减薄工艺，使我们能够以良好的均匀性降低衬底厚度。”
“高度降低使电阻减少了40%，与长度的减少成正比。”补充说，“同时降低的深宽比增加了隔离衬垫的台阶覆盖，从而提供了更好的耐压性。”
“凭借这些成果，CEA-Leti占据了这一新领域的全球领先地位，正致力于为下一代智能CMOS图像传感器做好准备。”Ollier说，“边缘人工智能将提高CMOS图像传感器的性能，实现许多新的应用。这些新型三维多层智能图像传感器在传感器端实现了边缘人工智能，正成为成像领域的真正突破。”
